Técnicos de la Politécnica diseñan chips con mayor capacidad de procesamiento

Un estudio liderado por investigadores de la Universitat Politècnica de València ha permitido diseñar chips de altas prestaciones con mayor capacidad de procesamiento.

Según han ha informado el centro universitario, la clave reside en la incorporación de un nuevo modelo de línea de retardo que ocupa mucho menos espacio en el chip -hasta 300 veces menos- y que ha sido ideado por Ivana Gasulla, investigadora del Instituto de Telecomunicaciones y Aplicaciones Multimedia (iTEAM) de la UPV.

Además del equipo del iTEAM, en el estudio han participado también investigadores de la Universidad McGill de Canadá y la Universidad de Strathclyde, en Glasgow (Escocia).

"En este dispositivo, fabricado con tecnología fotónica de silicio estándar, abre la puerta a conseguir chips con más prestaciones, pues al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito", ha indicado José Capmany, director del iTEAM.

Según la investigadora Ivana Gasulla, el avance principal que permite la reducción de espacio está en el empleo de una red de difracción de periodo muy corto como elemento principal de una línea de retardo, que es un componente fundamental a la hora de procesar señales ópticas.

"La red permite ahorrar espacio y componentes adicionales ya que la señal se retarda en transmisión y no en reflexión, por lo que no es necesario añadir acopladores ni circuladores para extraer la señal retardada al exterior", ha explicado Gasulla.

Los investigadores españoles, canadienses y escoceses han demostrado las prestaciones de este nuevo modelo de línea de retardo para comunicaciones digitales, alimentación de antenas, sistemas de comunicaciones móviles y buffers de memoria.

"Se puede aplicar en todos aquellos campos en los que se necesita retardar un bit para analizar una muestra. Además de aquellos en los que hemos testeado el equipo, podría aplicarse también para biofotónica", ha añadido Capmany.

.